- 產(chǎn)品詳情
ispLSI
5000VE系列系統(tǒng)內(nèi)可編程高密度邏輯器件是基于32個(gè)注冊(cè)macrocell的通用邏輯塊(glb)和一個(gè)連接glb的全局路由池(GRP)結(jié)構(gòu)。
glb的輸出驅(qū)動(dòng)glb之間的全局路由池(Global Routing Pool, GRP)。提供交換資源pro以允許全局路由池中的信號(hào)驅(qū)動(dòng)設(shè)備中的任何或所有g(shù)lb。這種機(jī)制允許在整個(gè)設(shè)備上快速、高效地連接。
每個(gè)GLB包含32個(gè)宏單元格和一個(gè)完全填充的可編程與陣列，具有160個(gè)邏輯產(chǎn)品項(xiàng)和三個(gè)額外的控制產(chǎn)品項(xiàng)。GLB有68個(gè)來(lái)自全局路由池的輸入，每個(gè)產(chǎn)品項(xiàng)都有真值和補(bǔ)值兩種形式。
160個(gè)產(chǎn)品術(shù)語(yǔ)分為32組，每組5個(gè)，并發(fā)送到產(chǎn)品術(shù)語(yǔ)共享數(shù)組(PTSA)中，該數(shù)組允許為單個(gè)功能共享最多35個(gè)產(chǎn)品術(shù)語(yǔ)。另外，PTSA可以通過(guò)通過(guò)五個(gè)或更少產(chǎn)品條款的功能。三個(gè)額外的產(chǎn)品術(shù)語(yǔ)用于共享控件:reset、clock、clock enable和output enable。
特性：
?第二代超寬高密度系統(tǒng)內(nèi)可編程邏輯器件
- 3.3V電源
—用戶可選3.3V/2.5V I/O
- 24000個(gè)PLD gate / 512個(gè)macrocell
—最多256個(gè)I/O引腳
- 512個(gè)寄存器
—高速全球互聯(lián)
- SuperWIDE通用邏輯塊(32 Macrocells)，實(shí)現(xiàn)最佳性能
-超寬輸入門(mén)控(68個(gè)輸入)，用于快速計(jì)數(shù)器，狀態(tài)機(jī)，地址解碼器等。
- PCB高效球柵陣列(BGA)封裝選項(xiàng)
-與標(biāo)準(zhǔn)5V TTL設(shè)備的接口
?高性能e2 cmos?技術(shù)
—fmax = 155mhz最大工作頻率
- tpd = 6.5 ns傳播延遲
- TTL/3.3V/2.5V兼容輸入閾值和輸出電平
-可電擦除和可重新編程
——非易失性
-可編程速度/電源邏輯路徑優(yōu)化
?系統(tǒng)內(nèi)可編程
-提高生產(chǎn)產(chǎn)量，縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間，提高產(chǎn)品質(zhì)量
-重新編程焊接設(shè)備，以加快調(diào)試
?100% ieee 1149.1邊界掃描可測(cè)試和3.3v系統(tǒng)可編程
?架構(gòu)特點(diǎn)
-增強(qiáng)引腳鎖定架構(gòu)，具有單個(gè)級(jí)全局路由池和超寬glb
-每個(gè)Macrocell最多支持35個(gè)產(chǎn)品術(shù)語(yǔ)
Macrocells支持并發(fā)組合和注冊(cè)函數(shù)
- Macrocell寄存器具有多個(gè)控制選項(xiàng)，包括設(shè)置，重置和時(shí)鐘啟用
-四個(gè)專用時(shí)鐘輸入引腳加上Macrocell產(chǎn)品術(shù)語(yǔ)時(shí)鐘
-可編程I/O支持可編程總線保持，上拉，開(kāi)漏和轉(zhuǎn)換率選項(xiàng)
-四個(gè)全局產(chǎn)品周期輸出啟用，兩個(gè)全局OE引腳和每個(gè)Macrocell一個(gè)產(chǎn)品周期OE。
Product Technical Specifications
| EU RoHS | Not Compliant |
| ECCN (US) | 3A991d. |
| Part Status | Obsolete |
| HTS | 8542.39.00.01 |
| Automotive | No |
| PPAP | No |
| Family Name | ispLSI? 5000VE |
| Program Memory Type | ROMLess |
| Number of Logic Blocks/Elements | 16 |
| Number of Global Clocks | 4 |
| Number of Macro Cells | 512 |
| Product Terms | 35 |
| Device System Gates | 24000 |
| Data Gate | No |
| Maximum Number of User I/Os | 256 |
| Number of Flip Flops | 512 |
| In-System Programmability | Yes |
| Programmability | Yes |
| Reprogrammability Support | Yes |
| Maximum Internal Frequency (MHz) | 167 |
| Maximum Clock to Output Delay (ns) | 4.5 |
| Maximum Propagation Delay Time (ns) | 7.5 |
| Speed Grade | 125 |
| Individual Output Enable Control | Yes |
| Minimum Operating Supply Voltage (V) | 3 |
| Maximum Operating Supply Voltage (V) | 3.6 |
| Typical Operating Supply Voltage (V) | 3.3 |
| I/O Voltage (V) | 2.5|3.3 |
| Tolerant Configuration Interface Voltage (V) | 5 |
| Minimum Operating Temperature (°C) | -40 |
| Maximum Operating Temperature (°C) | 85 |
| Supplier Temperature Grade | Industrial |
| Tradename | ispLSI |
| Mounting | Surface Mount |
| Package Height | 2.15 |
| Package Width | 35 |
| Package Length | 35 |
| PCB changed | 388 |
| Standard Package Name | BGA |
| Supplier Package | BGA |
| Pin Count | 388 |
| Lead Shape | Ball |
